Progetto CPU ASIC - MMETFT

Il lavoro qui presentato è stato svolto presso l'Università di Roma "La Sapienza" da:

Michele Marino (scrittura, simulazione e sintesi VHDL)
Mauro Laurenti (scrittura, compilazione e simulazione interprete)
Giorgio Lanzi (tensting, simulazione e validazione)
Tommaso Villani (tensting, simulazione e validazione)

La descrizione è divisa per argomenti partendo da una descrizione generale del problema per passare poi alla descrizione hardware attraverso il VHDL e alla descrizione software attraverso l'interprete (compilatore). In particolare la sezione relativa all'hardware descrive prima il codice VHDL, in secondo luogo una simulazione relativa ai segnali d'interesse e infine alla sintesi su FPGA. La sezione software riguarda invece la trasformazione delle immagini in un formato riconosciuto dal compilatore al fine di generare, in un secondo momento, il codice macchina relativo all'esecuzione dell'algoritmo.

Qui di seguito vengono riportati alcuni filmati delle simulazioni 2D e 3D. In particolare gli ultimi due filmati si riferiscono all'imposizione di una traiettoria per il parcheggio automatico di un autoveicolo. In ogni simulazione si vede chiaramente che la traiettoria viene "agganciata" senza problemi con errore a regime che tende a zero.

Imposizione di una traiettoria circolare di raggio 5 m